



Serial No: 10|028,687
Docket No: 2658-0276P
Filed: December 28, 2001
Inventor: Gee Sung CHAE
Birch, Stewart, Kolasch
& Birch, LLP
703) 205-8000

대한민국 특허청

KOREAN INTELLECTUAL
PROPERTY OFFICE

별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto
is a true copy from the records of the Korean Intellectual
Property Office.

출원번호 : 특허출원 2001년 제 31514 호
Application Number PATENT-2001-0031514

출원년월일 : 2001년 06월 05일
Date of Application JUN 05, 2001

출원인 : 엘지.필립스 엘시디 주식회사
Applicant(s) LG.PHILIPS LCD CO., LTD.


RECEIVED
MAR 14 2002
TC 2800 MAIL ROOM



2001 년 08 월 25 일

특 허 청

COMMISSIONER



【서지사항】

【서류명】 특허출원서
【권리구분】 특허
【수신처】 특허청장
【참조번호】 0002
【제출일자】 2001.06.05
【발명의 명칭】 액정표시장치 및 그의 제조방법
【발명의 영문명칭】 Liquid Crystal Display and Fabricating Method Thereof

【출원인】

【명칭】 엘지 .필립스 엘시디 주식회사
【출원인코드】 1-1998-101865-5

【대리인】

【성명】 김영호
【대리인코드】 9-1998-000083-1
【포괄위임등록번호】 1999-001050-4

【발명자】

【성명의 국문표기】 채기성
【성명의 영문표기】 CHAE, Gee Sung
【주민등록번호】 630125-1143617
【우편번호】 406-130
【주소】 인천광역시 연수구 동춘동 111동 한양1차아파트 607호

【국적】 KR

【취지】 특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대리인
 김영호 (인)

【수수료】

【기본출원료】	20 면	29,000 원
【가산출원료】	21 면	21,000 원
【우선권주장료】	0 건	0 원
【심사청구료】	0 항	0 원
【합계】	50,000 원	

【첨부서류】 1. 요약서·명세서(도면)_1통

【요약서】

【요약】

본 발명은 개구율을 증가시키면서 스토리지 캐패시터의 정전용량을 확보할 수 있는 액정표시장치 및 그의 제조방법에 관한 것이다.

본 발명에 따른 액정표시장치의 제조방법은 기판 상에 게이트전극 및 게이트라인을 형성함과 아울러 게이트전극 및 게이트라인이 형성되는 동일층 상에 스토리지전극을 형성하는 단계와, 게이트전극 및 게이트라인, 투명전극을 덮도록 게이트절연막을 형성하는 단계와, 게이트전극과 중첩되도록 게이트절연막 상에 활성층을 형성하는 단계와, 활성층 상에 형성되는 오믹접촉층을 형성하는 단계와, 활성층이 노출되도록 패터닝되어 소스 및 드레인 전극을 형성하는 단계와, 소스 및 드레인전극 상에 보호층을 형성하는 단계와, 보호층을 관통하는 콘택홀이 형성되는 단계와, 게이트라인과 교차되며 콘택홀을 통해 상기 소스전극과 접속되는 데이터라인을 형성하는 단계를 포함하는 것을 특징으로 한다.

이에 따라, 본 발명에 따른 액정표시장치 및 그의 제조방법은 개구율을 증가시키면서 캐패시터의 정전 용량을 확보할 수 있다.

【대표도】

도 7

【명세서】

【발명의 명칭】

액정표시장치 및 그의 제조방법 {Liquid Crystal Display and Fabricating Method Thereof}

【도면의 간단한 설명】

도 1은 종래의 스토리지 온 게이트 방식의 액정표시장치를 나타내는 평면도.

도 2는 도 1에 도시된 선 'A, A''을 따라 절취한 액정표시장치의 단면도.

도 3a 내지 도 3e는 도 2에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도.

도 4는 종래의 스토리지 온 컵온 방식의 액정표시장치를 나타내는 평면도.

도 5는 도 4에 도시된 선 'B, B''을 따라 절취한 액정표시장치의 단면도.

도 6a 내지 도 6d는 도 5에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도.

도 7은 본 발명의 제1 실시 예에 따른 액정표시장치의 평면도.

도 8은 도 7에 도시된 선 'C, C''을 따라 절취한 액정표시장치의 단면도.

도 9 내지 도 14는 도 8에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도.

도 15는 본 발명의 제2 실시 예에 따른 액정표시장치의 평면도.

도 16은 도 15에 도시된 선 'D, D''을 따라 절취한 액정표장치의 단면도.

도 17 내지 도 22는 도 16에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도.

<도면의 주요 부분에 대한 부호의 설명>

11,41,71,101 : 하부기판 13,43,73,103 : 게이트전극
15,47,74,104 : 게이트라인 17,63,91,121 : 데이터라인
19,49,77,107 : 게이트절연막 21,51,79,109 : 활성층
23,53,81,111 : 오믹접촉층 25,57,83,113 : 소스전극
27,59,85,115 : 드레인전극 29,45,75,105 : 스토리지전극
31,61,79,89,119 : 보호층 30a,30b,90a,120a : 접촉홀
33,55,87,117 : 화소전극

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

<21> 본 발명은 액정표시장치 및 그의 제조방법에 관한 것으로서, 특히 개구율을 증가시키면서 스토리지 캐패시터의 정전 용량을 확보할 수 있는 액정표시장치 및 그의 제조방법에 관한 것이다.

- <22> 통상적으로, 액정표시장치(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액정표시장치 중 액정셀별로 스위칭소자가 마련된 액티브 매트릭스(Active Matrix) 타입은 동영상 을 표시하기에 적합하다. 액티브 매트릭스 타입의 액정표시장치에서 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 'TFT'라 함)가 이용되고 있다.
- <23> 액정표시장치는 액정에 인가되는 유지전압의 특성을 향상시키고 계조(gray scale) 표시의 안정 등을 위해 스토리지 캐패시터(storage capacitor)를 사용한다. 스토리지 캐패시터는 (n-1)번째 게이트라인의 일부분을 n번째 화소의 캐패시터의 하부전극으로 이용하는 '스토리지 온 게이트(storage on gate)' 방식과, 캐패시터의 하부전극을 별도로 형성하여 공통전극과 연결시키는 '스토리지 온 콌 온(storage on common)' 방식으로 분류된다.
- <24> 도 1은 종래의 스토리지 온 게이트 방식의 액정표시장치를 나타내는 평면도이며, 도 2는 도 1에 도시된 선 'A, A''을 따라 절취한 액정표시장치의 단면도이다.
- <25> 도 1 및 도 2를 참조하면, 하부기관(11)은 게이트라인(15n)과 데이터라인(17)의 교차부에 위치하는 TFT(26)와, TFT(26)의 드레인전극(27)에 접속된 화소전극(33)과, 화소전극(33)과 이전단 게이트라인(15n-1)의 중첩영역에 위치하는 스토리지 캐패시터(28)를 구비한다.
- <26> TFT(26)는 게이트라인(15n)에 연결된 게이트전극(13), 데이터라인(17)에 연결된 소스전극(25) 및 제1 접촉홀(30a)을 통해 화소전극(33)에 접속된 드레인전

극(27)을 구비한다. 또한, TFT(26)는 게이트전극(13)과 소스 및 드레인 전극(25, 27)의 절연을 위한 게이트절연막(19)과, 게이트전극(13)에 공급되는 게이트 전압에 의해 소스전극(25)과 드레인전극(27) 간에 도통채널을 형성하기 위한 반도체층(21, 23)을 더 구비한다. 이러한 TFT(26)는 게이트라인(15n)으로부터의 게이트신호에 응답하여 데이터라인(17)으로부터의 데이터신호를 선택적으로 화소전극(33)에 공급한다.

<27> 화소전극(33)은 데이터라인(17)과 게이트라인(15n)에 의해 분할된 셀영역에 위치하며 광투과율이 높은 투명전도성물질, 예를 들면 ITO(Indium Tin Oxide) 물질로 이루어진다. 화소전극(33)은 하부기판(11) 전면에 도포되는 보호층(31) 위에 형성되며, 보호층(31)에 형성된 제1 접촉홀(30a)을 통해 드레인전극(25)과 전기적으로 접속된다. 이러한 화소전극(33)은 TFT를 경유하여 공급되는 데이터신호에 의해 상부기판에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(11)과 상부기판 사이에 위치하는 액정이 유전이방성에 의해 회전하게 된다. 이 액정은 광원으로부터 화소전극(33)을 경유하여 입사되는 광을 상부기판 쪽으로 투과시키게 된다.

<28> 화소전극(33)과 이전단의 게이트라인(15n-1)의 중첩부분에 형성되는 스토리지 캐패시터(28)는 이전단 게이트라인(15n-1)에 게이트하이전압이 인가되는 기간에 전압을 충전하고, 화소전극(33)에 데이터신호가 공급되는 기간에 충전된 전압을 방전하여 화소전극(33)의 전압변동을 방지하는 역할을 하게 된다. 이와 같이, 스토리지 캐패시터(28)는 화소전압을 안정적으로 유지시키기 위한 것이므로 그 용량값은 커야만 한다.

<29> 도 3a 내지 도 3e는 도 2에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도이다.

<30> 도 3a를 참조하면, 기판(11) 상에 게이트전극(13) 및 게이트라인(15)이 형성된다. 게이트전극(13) 및 게이트라인(15)은 스퍼터링(sputtering) 등의 증착 방법으로 알루미늄(Al) 또는 구리(Cu) 등을 기판(11) 상에 전면 증착한 후, 이 금속을 패터닝함으로써 형성된다.

<31> 도 3b를 참조하면, 게이트절연막(19) 상에 활성층(21) 및 오믹접촉층(23)이 형성된다. 게이트절연막(19)은 게이트전극(13) 및 게이트라인(15)을 덮도록 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 절연물질을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식으로 전면 증착하여 형성된다. 활성층(21) 및 오믹접촉층(23)은 게이트절연막(19) 상에 두 반도체층을 적층하고 패터닝함으로써 형성된다. 여기서, 활성층(21)은 불순물이 도핑되지 않은 비정질실리콘으로 형성된다. 또한, 오믹접촉층(23)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘으로 형성된다.

<32> 도 3c를 참조하면, 게이트절연막(19) 상에 데이터라인(17), 소스 및 드레인 전극(25, 27), 스토리지전극(29)이 형성된다.

<33> 데이터라인(17), 소스 및 드레인전극(25, 27), 스토리지전극(29)은 CVD 방법 또는 스퍼터링 방법으로 금속층을 전면 증착한 후 패터닝함으로써 형성된다. 소스 및 드레인전극(25, 27)을 패터닝한 후 게이트전극(13)과 대응되는 부분의 오믹접촉층(23)을 패터닝하여 활성층(21)이 노출되게 한다. 활성층(21)에서 소스 및 드레인전극(25, 27) 사이의 게이트전극(13)과 대응하는 부분은 채널이 된

다. 스토리지전극(29)은 게이트라인(15)과 대응되어 중첩되도록 형성된다. 데이터라인(17), 소스 및 드레인전극(25, 27)은 크롬(Cr) 또는 몰리브덴(Mo) 등으로 형성된다.

<34> 이어서, 도 3d를 참조하면, 게이트절연막(19) 상에 보호층(31), 제1 및 제2 접촉홀(30a, 30b)이 형성된다.

<35> 보호층(31), 제1 및 제2 접촉홀(30a, 30b)은 소스 및 드레인전극(25, 27)을 덮도록 게이트절연층(19)상에 절연물질을 증착한 후 패터닝함으로써 형성된다.

<36> 보호층(31)은 질화실리콘(SiN_x), 산화실리콘(SiO_x) 등의 무기절연물질, 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다.

<37> 도 3e를 참조하면, 보호층(31) 상에 화소전극(33)이 형성된다.

<38> 화소전극(33)은 보호층(31)상에 투명전도성물질을 증착한 후 패터닝함으로써 형성된다. 화소전극(33)은 제1 접촉홀(30a)을 통해 드레인전극(27)과 전기적으로 접촉되며, 제2 접촉홀(30b)을 통해 스토리지전극(29)과 전기적으로 접촉된다.

<39> 화소전극(33)은 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 'ITO'라 함), 인듐-아연-옥사이드(Indium-Zinc-Oxide : 이하 'IZO'라 함) 또는 인듐-틴-아연-옥사이드(Indium-Tin-Zinc-Oxide : 이하 'ITZO'라 함)중 어느 하나로 형성된다.

<40> 도 4는 종래의 스토리지 온 칩은 방식의 액정표시장치를 나타내는 평면도이며, 도 5는 도 4에 도시된 선 'B, B''을 따라 절취한 액정표시장치의 단면도이다.

<41> 도 4 및 도 5를 참조하면, 화소영역의 중앙에 위치하는 스토리지 캐패시터(50)를 구비한다. 스토리지 캐패시터(50)는 게이트라인(47)과 평행하고, 데이터라인(63)과 교차되며 화소전극과 중첩되도록 형성된다. 스토리지 캐패시터(50)는 게이트라인(47)에 게이트하이전압이 인가되는 기간에 전압을 충전하고, 화소전극(55)에 데이터신호가 공급되는 기간에 충전된 전압을 방전하여 화소전극(55)의 전압변동을 방지하는 역할을 하게 된다. 이와 같이, 스토리지 캐패시터(50)는 화소전압을 안정적으로 유지시키기 위한 것이므로 그 용량값은 커야만 한다. 이를 위하여, 스토리지 캐패시터(50)는 드레인전극(59)과 전기적으로 접속되는 화소전극(55)과 스토리지전극(45)에 의해 마련되어진다.

<42> 도 6a 내지 도 6d는 도 5에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도이다.

<43> 도 6a를 참조하면, 기판(41) 상에 게이트전극(43), 스토리지전극(45) 및 게이트라인(47)이 형성된다. 게이트전극(43), 스토리지전극(45) 및 게이트라인(47)은 스퍼터링(sputtering) 등의 증착방법으로 기판(41) 상에 알루미늄(Al) 또는 구리(Cu) 등을 전면 증착한 후, 이 금속을 패터닝함으로써 형성된다.

<44> 이어서, 도 6b에 도시된 바와 같이 게이트절연막(49), 활성층(51) 및 오믹 접촉층(53)이 형성된다. 게이트절연막(49)은 게이트전극(43), 스토리지전극(45) 및 게이트라인(47)을 덮도록 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 절연

물질을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식으로 전면 증착하여 형성된다. 활성층(51) 및 오믹접촉층(53)은 게이트절연막(49) 상에 두 반도체층을 적층하고 패터닝함으로써 형성된다. 활성층(51)은 불순물이 도핑되지 않은 비정질실리콘으로 형성된다. 또한, 오믹접촉층(53)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘으로 형성된다.

<45> 도 6c를 참조하면, 게이트절연막(49) 상에 화소전극(55)이 형성된다.

<46> 화소전극(55)은 게이트절연막(49) 상에 투명전도성물질을 증착한 후 패터닝함으로써 형성된다. 화소전극(33)은 ITO, IZO 또는 ITZO 중 어느 하나로 형성된다.

<47> 도 6d를 참조하면, 데이터라인(63), 소스 및 드레인전극(55, 57) 및 보호층(61)이 형성된다.

<48> 데이터라인(63), 소스 및 드레인전극(55, 57)은 CVD 방법 또는 스퍼터링 방법으로 금속층을 전면 증착한 후 패터닝함으로써 형성된다. 소스 및 드레인전극(55, 57)을 패터닝한 후 게이트전극(43)과 대응되는 부분의 오믹접촉층(53)을 패터닝하여 활성층(51)이 노출되게 한다. 활성층(51)에서 소스 및 드레인전극(55, 57) 사이의 게이트전극(43)과 대응하는 부분은 채널이 된다. 드레인전극(57)은 접촉홀없이 화소전극(55)과 전기적으로 접촉된다. 데이터라인(63), 소스 및 드레인전극(55, 57)은 크롬(Cr) 또는 몰리브덴(Mo) 등으로 형성된다.

<49> 이어서, TFT(40) 상에 보호층(61)이 형성된다. 보호층(31)은 소스 및 드레인전극(25, 27)을 덮도록 절연물질을 증착한 후 패터닝함으로써 형성된다. 보호층(61)은 질화실리콘(SiN_x), 산화실리콘(SiO_x) 등의 무기절연물질, 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다.

<50> 상술한 바와 같이, 스토리지 캐패시터는 스토리지 온 게이트 방식과 스토리지 온 컵온 방식 모두 게이트전극과 함께 형성되는 하부전극과 소스 및 드레인전극과 함께 형성되는 상부전극 사이에 형성된 게이트절연막을 유전막으로 갖는 구조로 형성된다.

<51> 이러한 액정표시장치는 플리커 현상을 개선하기 위해서 스토리지 캐패시터의 정전 용량을 증가시키고 있다. 스토리지 캐패시터의 정전 용량을 증가시키기 위해서는 스토리지전극의 면적을 증가시켜야 한다. 다시 말하면, 스토리지 온 게이트 방식의 액정표시장치는 스토리지 캐패시터의 정전 용량을 증가시키기 위해 게이트라인의 폭을 넓혀야 한다. 그러나, 게이트라인의 폭을 넓힐 경우 개구율이 떨어지게 되므로 게이트라인의 폭을 넓히는 데는 한계가 있다. 또한, 스토리지 온 컵온 방식의 액정표시장치는 스토리지 캐패시터가 화소셀의 중심부에 형성됨으로써 스토리지 온 게이트 방식의 액정표시장치의 개구율보다 더 떨어지게 된다.

<52> 이와 같이, 스토리지전극의 면적이 증가하게 되면 개구율이 떨어지게 된다. 특히, 고용량의 스토리지 캐패시터의 정전 용량을 요구하는 고화밀도 액정표

시장치(High Pixel Density LCD), 강유전성 액정표시장치(Ferroelectric LCD), 반강유전성 액정표시장치 및 고정세를 요구하는 액정표시장치에서 개구율이 떨어지게 된다.

【발명이 이루고자 하는 기술적 과제】

<53> 따라서, 본 발명의 목적은 개구율을 증가시키면서 스토리지 캐패시터의 정전 용량을 증가시킬 수 있는 액정표시장치 및 그의 제조방법을 제공하는 데 있다.

【발명의 구성 및 작용】

<54> 상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치의 제조방법은 기판 상에 게이트전극 및 게이트라인을 형성함과 아울러 게이트전극 및 게이트라인이 형성되는 동일층 상에 스토리지전극을 형성하는 단계와, 상기 게이트전극 및 게이트라인, 투명전극을 덮도록 게이트절연막을 형성하는 단계와, 상기 게이트전극과 중첩되도록 상기 게이트절연막 상에 활성층을 형성하는 단계와, 상기 활성층 상에 형성되는 오믹접촉층을 형성하는 단계와, 상기 활성층이 노출되도록 패터닝되어 소스 및 드레인 전극을 형성하는 단계와, 상기 소스 및 드레인전극 상에 보호층을 형성하는 단계와, 상기 보호층을 관통하는 콘택홀이 형성되는 단계와, 상기 게이트라인과 교차되며 상기 콘택홀을 통해 상기 소스전극과 접속되는 데이터라인을 형성하는 단계를 포함하는 것을 특징으로 한다.

<55> 본 발명에 따른 액정표시장치는 스캐닝신호가 공급되는 게이트라인 및 게이트전극과, 상기 게이트전극을 덮도록 기판 상에 전면 증착되는 게이트절연막과, 상기 게이트전극과 중첩되도록 상기 게이트절연막 상에 형성되는 활성층과, 상기 활성층 상에 형성되는 오믹접촉층과, 상기 데이터라인과 연결되도록 상기 오믹접촉층 상에 형성되는 소스전극과, 상기 오믹접촉층 상에 형성되고 상기 소스전극과 소정의 채널을 사이에 두고 대향하며 상기 화소전극과 전기적으로 접속되는 드레인전극과, 상기 소스 및 드레인전극을 덮도록 기판 전면에 형성되는 보호층과, 상기 게이트라인과 교차되며 상기 보호층을 관통하여 상기 소스전극에 접속되는 데이터라인과, 상기 게이트전극 및 게이트라인과 동일층 상에 형성되는 스토리지전극과, 상기 드레인전극과 접속되며 상기 게이트절연막을 사이에 두고 투명전극과 대향하도록 형성되는 화소전극을 구비하는 것을 특징으로 한다.

<56> 상기 소스 및 드레인전극 상에 접촉저항을 줄이기 위해 버퍼금속층을 추가로 구비하는 것을 특징으로 한다.

<57> 상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

<58> 이하, 도 7 내지 도 22를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.

<59> 도 7은 본 발명의 제1 실시 예에 따른 액정표시장치의 평면도이며 도 8은 도 7에 도시된 선 'C, C''을 따라 절취한 액정표시장치의 단면도이다.

- <60> 도 7 및 도 8을 참조하면, 하부기관(71)은 게이트라인(74)과 데이터라인(91)의 교차부에 위치하는 TFT(70)와, TFT(70)의 드레인전극(85)에 접속된 화소전극(87)과, 화소셀영역에 위치하는 스토리지 캐패시터(80)를 구비한다.
- <61> TFT(70)는 게이트라인(74)에 연결된 게이트전극(73), 접촉홀(90a)을 통해 데이터라인(91)과 접속된 소스전극(83)과, 드레인전극(85)을 구비한다. 또한, TFT(70)는 게이트전극(73)과 소스 및 드레인 전극(83, 85)의 절연을 위한 게이트절연막(77)과, 게이트전극(73)에 공급되는 게이트전압에 의해 소스전극(83)과 드레인전극(85) 간에 도통채널을 형성하기 위한 활성층 및 오믹접촉층(79, 81)을 더 구비한다. 여기서, 소스 및 드레인전극(83, 85)은 금속층(83a)과 버퍼금속층(83b)으로 구성되어 활성층(81)과 중첩되게 형성되며 화소전극(87)과 접속된다. 데이터라인(91)은 보호층(89) 상에 접촉홀(90a)을 통해 버퍼금속층(86)과 전기적으로 접속된다. 이러한 TFT(70)는 게이트라인(74)으로부터 게이트신호에 응답하여 데이터라인(91)으로부터의 데이터신호를 데이터라인(91)과 접속된 소스전극(83) 및 드레인전극(85)을 통해 화소전극(87)에 공급한다.
- <62> 화소전극(87)은 데이터라인(91)과 게이트라인(74)에 의해 분할된 셀영역에 위치하며 광투과율이 투명전도성물질, 예를 들면 높은 ITO 물질로 이루어진다. 화소전극(87)은 하부기관(71) 전면에 도포되는 게이트절연막(77) 위에 형성되며, 버퍼금속층(83b)과 접속되어 드레인전극(83)과 전기적으로 접속된다. 이러한 화소전극(87)은 TFT(70)를 경유하여 공급되는 데이터신호에 의해 상부기관에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기관(71)과 상부기관 사이에 위치하는 액정이 유전이방성에 의해 회전

하게 된다. 이 액정은 광원으로부터 화소전극(91)을 경유하여 입사되는 광을 상부기관 쪽으로 투과시키게 된다.

<63> 스토리지 캐패시터(80)는 게이트라인(74)에 게이트 하이전압이 인가되는 기간에 전압을 충전하고, 화소전극(87)에 데이터신호가 공급되는 기간에 충전된 전압을 방전하여 화소전극(87)의 전압변동을 방지하는 역할을 하게 된다. 스토리지 캐패시터(80)는 화소전압을 안정적으로 유지시키기 위한 것이므로 그 용량값은 커야만 한다. 이를 위하여, 스토리지 캐패시터(80)는 스토리지영역에 형성된 스토리지전극(75)과 버퍼금속층(86)과 전기적으로 접속되는 화소전극(87)에 의해 마련되어진다.

<64> 도 9 내지 도 14는 도 8에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도이다.

<65> 도 9를 참조하면, 기관(71) 상에 게이트전극(73) 및 게이트라인(74), 스토리지전극(75)이 형성된다.

<66> 게이트전극(73) 및 게이트라인(75)은 스퍼터링(sputtering) 등의 증착방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착한 후 패터닝함으로써 형성된다.

<67> 스토리지전극(75)은 투명전도성물질을 증착한 후 패터닝함으로써 형성된다. 스토리지전극(75)은 IT0, IZO 또는 ITZO 중 어느 하나로 형성된다.

<68> 도 10을 참조하면, 게이트전극(73) 및 스토리지전극(75) 상에 게이트절연막(77)이 형성되며, 게이트절연막(77) 상에 활성층(79) 및 오믹접촉층(81)이 형성된다.

- <69> 게이트절연막(77)은 질화실리콘(SiN_x) 또는 산화실리콘(SiO_x) 등의 게이트 전극(73) 및 게이트라인(75)을 덮도록 절연물질을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식으로 전면 증착하여 형성된다. 활성층(79) 및 오믹접촉층(81)은 게이트절연막(77) 상에 두 반도체층을 적층하고 패터닝함으로써 형성된다. 여기서, 활성층(79)은 불순물이 도핑되지 않은 비정질실리콘으로 형성된다. 또한, 오믹접촉층(81)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘으로 형성된다.
- <70> 도 11을 참조하면, 게이트절연막(77) 상에 소스 및 드레인전극(83, 85)이 형성된다.
- <71> 금속층(83a)은 게이트절연막(77) 상에 알루미늄(Al)이나 구리(Cu)를 CVD 방법 또는 스퍼터링 방법으로 전면 증착하여 형성된다. 버퍼금속층(83b)은 금속층(83a) 상에 전면 증착하여 형성된다. 여기서, 버퍼금속층(83b)은 금속층(83a)의 접촉저항을 줄이기 위해 전도성이 좋은 몰리브덴(Mo) 또는 타이타늄(Ti), 탄탈륨(Ta)이 사용된다. 금속층(83a) 및 버퍼금속층(83b)을 패터닝함으로써 소스 및 드레인전극(83, 85)이 형성된다. 이후, 게이트전극(73)과 대응되는 부분의 오믹접촉층(81)을 패터닝하여 활성층(79)이 노출되게 한다. 활성층(79)에서 소스 및 드레인전극(83, 85) 사이의 게이트전극(73)과 대응하는 부분은 채널이 된다.
- <72> 이어서, 도 12에 도시된 바와 같이 드레인전극(85) 및 게이트절연막(77) 상에 화소전극(87)이 형성된다.

- <73> 화소전극(87)은 드레인전극(85) 및 게이트절연막(77) 상에 투명전도성물질을 증착한 후 패터닝함으로써 형성된다. 화소전극(87)은 버퍼금속층(83b)을 통해 드레인전극(85)과 전기적으로 접촉된다. 화소전극(87)은 ITO, IZO, ITZO 중 어느 하나로 형성된다.
- <74> 도 13을 참조하면, 보호층(89) 상에 접촉홀(90a)이 형성된다.
- <75> 보호층(89)은 소스 및 드레인전극(83, 85)을 덮도록 스펀코팅 방법으로 절연물질을 코팅하여 형성된다. 이에 따라, 보호층(79)의 표면은 평탄화되게 된다. 보호층(89)은 패터닝되어 화소전극(87)이 노출되며 접촉홀(90a)이 형성된다. 접촉홀(90a)은 소스전극(83)의 버퍼금속층(83b)이 노출되도록 형성된다.
- <76> 보호층(79)은 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB (benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다.
- <77> 도 14를 참조하면, 보호층(89) 상에 데이터라인(91)이 형성된다.
- <78> 데이터라인(91)은 스퍼터링(sputtering) 등의 증착방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착한 후 패터닝함으로써 형성된다. 데이터라인(91)은 접촉홀(90a)을 통해 소스전극(83)의 버퍼금속층(83b)과 전기적으로 접속된다.
- <79> 도 15는 본 발명의 제2 실시 예에 따른 액정표시장치의 평면도이며 도 16은 도 15에 도시된 선 'D-D', E-E', F-F''을 따라 절취한 액정표시장치의 단면도이다.

- <80> 도 15 및 도 16을 참조하면, 하부기판(101)은 게이트라인(104)과 데이터라인(121)의 교차부에 위치하는 TFT(100)와, TFT(100)의 드레인전극(115)에 접속된 화소전극(117)과, 화소 셀영역에 위치하는 스토리지 캐패시터(110)를 구비한다.
- <81> TFT(100)는 게이트라인(104)에 연결된 게이트전극(103), 접촉홀(120a)을 통해 데이터라인(121)과 접속된 소스전극(113)과, 드레인전극(115)을 구비한다. 또한, TFT(100)는 게이트전극(103)과 소스 및 드레인 전극(113, 115)의 절연을 위한 게이트절연막(107)과, 게이트전극(103)에 공급되는 게이트전압에 의해 소스전극(113)과 드레인전극(115) 간에 도통채널을 형성하기 위한 활성층 및 오믹접촉층(109, 111)을 더 구비한다. 여기서, 소스 및 드레인전극(113, 115)은 금속층(113a)과 버퍼금속층(113b)으로 구성된다. 소스 및 드레인전극(113, 115)은 활성층(109)과 중첩되게 형성되며 화소전극(117)과 접속된다. 데이터라인(121)은 보호층(119) 상에 접촉홀(120a)을 통해 버퍼금속층(116)과 전기적으로 접속된다. 이러한 TFT(100)는 게이트라인(104)으로부터 게이트신호에 응답하여 데이터라인(121)으로부터의 데이터신호를 선택적으로 화소전극(117)에 공급한다.
- <82> 화소전극(117)은 데이터라인(121)과 게이트라인(104)에 의해 분할된 셀영역에 위치하며 광투과율이 높은 투명전도성물질, 예를 들면 ITO 물질로 이루어진다. 화소전극(117)은 하부기판(101) 전면에도포되는 게이트절연막(107) 위에 형성되며, 버퍼금속층(116)을 통해 드레인전극(113)과 전기적으로 접속된다. 이러한 화소전극(107)은 TFT(100)를 경유하여 공급되는 데이터신호에 의해 상부기판에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(101)과 상부기판 사이에 위치하는 액정이 유

전이방성에 의해 회전하게 된다. 이 액정은 광원으로부터 화소전극(117)을 경유하여 입사되는 광을 상부기관 쪽으로 투과시키게 된다.

<83> 스토리지 캐패시터(110)는 게이트라인(104)에 게이트 하이전압이 인가되는 기간에 전압을 충전하고, 화소전극(117)에 데이터신호가 공급되는 기간에 충전된 전압을 방전하여 화소전극(117)의 전압변동을 방지하는 역할을 하게 된다. 스토리지 캐패시터(110)는 화소전압을 안정적으로 유지시키기 위한 것이므로 그 용량 값은 커야만 한다. 이를 위하여, 스토리지 캐패시터(110)는 각 화소셀영역에 형성된 스토리지전극(105)과 버퍼금속층(116)과 전기적으로 접속되는 화소전극(117)에 의해 마련되어진다. 이때, 보조 스토리지전극(105A)은 각 화소셀에 형성된 스토리지전극(105)과 전기적으로 접속된다.

<84> 도 17 내지 도 22는 도 16에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도이다.

<85> 도 17를 참조하면, 기관(101) 상에 게이트전극(103) 및 게이트라인(104), 스토리지전극(105), 보조 스토리지전극(105A)이 형성된다.

<86> 게이트전극(103) 및 게이트라인(104)은 스퍼터링(sputtering) 등의 증착방법으로 알루미늄(Al) 또는 구리(Cu) 등을 기관(101) 상에 전면 증착한 후 이 금속을 패터닝함으로써 형성된다.

<87> 스토리지전극(105)은 투명전도성물질을 증착한 후 패터닝함으로써 형성된다. 스토리지전극(105)은 ITO, IZO 또는 ITZO 중 어느 하나로 형성된다.

- <88> 보조 스토리지전극(105A)은 각각의 화소셀에 형성된 스토리지전극(105)을 연결하여 전기적으로 접속되게 한다.
- <89> 도 18을 참조하면, 게이트전극(103) 및 스토리지전극(105) 상에 게이트절연막(107)이 형성되며, 게이트절연막(107) 상에 활성층(109) 및 오믹접촉층(111)이 형성된다.
- <90> 게이트절연막(107)은 게이트전극(103) 및 스토리지전극(105)을 덮도록 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 절연물질을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식으로 전면 증착하여 형성된다. 활성층(109) 및 오믹접촉층(111)은 게이트절연막(107) 상에 두 반도체층을 적층하고 패터닝함으로써 형성된다. 여기서, 활성층(109)은 불순물이 도핑되지 않은 비정질실리콘으로 형성된다. 또한, 오믹접촉층(111)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘으로 형성된다.
- <91> 도 19를 참조하면, 게이트절연막(107) 상에 소스 및 드레인전극(113, 115)이 형성된다.
- <92> 금속층(113a)은 게이트절연막(77) 상에 알루미늄(Al)이나 구리(Cu)를 CVD 방법 또는 스퍼터링 방법으로 전면 증착하여 형성된다. 버퍼금속층(113b)은 금속층(113a) 상에 전면 증착하여 형성된다. 여기서, 버퍼금속층(113b)은 금속층(113a)의 접촉저항을 줄이기 위해 전도성이 좋은 몰리브덴(Mo) 또는 타이타늄(Ti), 탄탈륨(Ta) 등이 사용된다. 금속층(113a) 및 버퍼금속층(113b)을 패터닝함으로써 소스 및 드레인전극(113, 115)이 형성된다. 이후, 게이트전극(103)과 대응되는 부분의 오믹접촉층(111)을 패터닝하여 활성층(109)이 노출되게 한다.

활성층(109)에서 소스 및 드레인전극(113, 115) 사이의 게이트전극(103)과 대응하는 부분은 채널이 된다.

<93> 이어서, 도 20에 도시된 바와 같이 드레인전극(115) 및 게이트절연막(107)상에 화소전극(117)이 형성된다.

<94> 화소전극(117)은 게이트절연막(107)상에 투명전도성물질을 증착한 후 패터닝함으로써 형성된다. 화소전극(117)은 버퍼금속층(113b)을 통해 드레인전극(115)과 전기적으로 접촉된다. 화소전극(117)은 스토리지전극(105)와 캐패시터의 상부전극을 담당한다. 화소전극(117)은 ITO, IZO, ITZO 중 어느 하나로 형성된다.

<95> 도 21을 참조하면, 보호층(119) 상에 접촉홀(120a)이 형성된다.

<96> 보호층(119)은 소스 및 드레인전극(113, 115)을 덮도록 스펀코팅 방법으로 절연물질을 코팅하여 형성된다. 이에 따라, 보호층(119)의 표면은 평탄화되게 된다. 보호층(119)은 패터닝되어 화소전극(117)이 노출되며 접촉홀(120a)이 형성된다. 접촉홀(120a)은 소스전극(113)의 버퍼금속층(113b)이 노출되도록 형성된다.

<97> 보호층(119)은 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다.

<98> 도 22를 참조하면, 보호층(119) 상에 데이터라인(121)이 형성된다.

<99> 데이터라인(121)은 스퍼터링(sputtering) 등의 증착방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착한 후 패터닝함으로써 형성된다. 데이터라인(121)은 접촉홀(120a)을 통해 소스전극(113)의 버퍼금속층(113b)과 전기적으로 접속된다.

<100> 이와 같이, 본 발명에 따른 액정표시장치 및 그의 제조방법은 각 화소셀 영역에 투명전도성물질의 스토리지전극을 형성한다. 또한, 소스 및 드레인전극 상에 버퍼금속층을 형성하여 버퍼금속층과 전기적으로 접속되는 화소전극을 형성한다. 이러한 본 발명에 따른 액정표시장치 및 그의 제조방법은 스토리지전극과 화소전극에 의해 스토리지 캐패시터의 면적이 증가하게 된다. 이에 따라, 개구율이 증가하게 되며, 캐패시터의 정전용량이 증가하게 된다.

【발명의 효과】

<101> 상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그의 제조방법은 스토리지 캐패시터의 개구율을 증가시킬 수 있다. 또한, 본 발명에 따른 액정표시장치 및 그의 제조방법은 스토리지 캐패시터의 정전 용량을 증가시킬 수 있다. 결과적으로, 본 발명에 따른 액정표시장치 및 그의 제조방법은 고정세화에 따른 화질이 균일해지며 안정되게 된다.

<102> 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

【특허청구범위】**【청구항 1】**

스캐닝신호가 공급되는 게이트라인 및 게이트전극과,
상기 게이트전극을 덮도록 기판 상에 전면 증착되는 게이트절연막과,
상기 게이트전극과 중첩되도록 상기 게이트절연막 상에 형성되는 활성층과,
상기 활성층 상에 형성되는 오믹접촉층과,
상기 데이터라인과 연결되도록 상기 오믹접촉층 상에 형성되는 소스전극과,
상기 오믹접촉층 상에 형성되고 상기 소스전극과 소정의 채널을 사이에 두고
대향하며 상기 화소전극과 전기적으로 접속되는 드레인전극과,
상기 소스 및 드레인전극을 덮도록 기판 전면에 형성되는 보호층과,
상기 게이트라인과 교차되며 상기 보호층을 관통하여 상기 소스전극에 접
속되는 데이터라인과,
상기 게이트전극 및 게이트라인과 동일층 상에 형성되는 스토리지전극과,
상기 드레인전극과 접속되며 상기 게이트절연막을 사이에 두고 투명전극과
대향하도록 형성되는 화소전극을 구비하는 것을 특징으로 하는 액정표시장치.

【청구항 2】

제 1 항에 있어서,
상기 소스전극과 데이터라인이 접속되게 하는 콘택홀이 형성되는 것을 특징
으로 하는 액정표시장치.

【청구항 3】

제 1 항에 있어서,

상기 소스 및 드레인전극 상에 접촉저항을 줄이기 위해 버퍼금속층을 추가로 구비하는 것을 특징으로 하는 액정표시장치.

【청구항 4】

제 2 항에 있어서,

상기 버퍼금속층은 몰리브덴(Mo), 타이타늄(Ti), 탄탈륨(Ta) 중 어느 하나로 형성되는 것을 특징으로 하는 액정표시장치.

【청구항 5】

제 1 항에 있어서,

상기 스토리지전극은 투명전도성물질인 산화인듐주석(ITO)으로 형성되는 것을 특징으로 하는 액정표시장치.

【청구항 6】

제 1 항에 있어서,

상기 각 스토리지전극이 연결되도록 보조 스토리지전극을 추가로 구비하는 것을 특징으로 하는 액정표시장치.

【청구항 7】

기판 상에 게이트전극 및 게이트라인을 형성함과 아울러 게이트전극 및 게이트라인이 형성되는 동일층 상에 스토리지전극을 형성하는 단계와,

상기 게이트전극 및 게이트라인, 투명전극을 덮도록 게이트절연막을 형성하는 단계와,

상기 게이트전극과 중첩되도록 상기 게이트절연막 상에 활성층을 형성하는 단계와,

상기 활성층 상에 형성되는 오믹접촉층을 형성하는 단계와,

상기 활성층이 노출되도록 패터닝되어 소스 및 드레인 전극을 형성하는 단계와,

상기 소스 및 드레인전극 상에 보호층을 형성하는 단계와,

상기 보호층을 관통하는 콘택홀이 형성되는 단계와,

상기 게이트라인과 교차되며 상기 콘택홀을 통해 상기 소스전극과 접속되는 데이터라인을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.

【청구항 8】

제 7 항에 있어서,

상기 소스 및 드레인전극 상에 접촉저항을 줄이기 위한 버퍼금속층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.

【청구항 9】

제 8 항에 있어서,

상기 버퍼금속층은 몰리브덴(Mo), 타이타늄(Ti), 탄탈륨(Ta) 중 어느 하나로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.

【청구항 10】

제 7 항에 있어서,

상기 스토리지전극은 투명전도성물질인 산화인듐주석(ITO)로 형성되는 것을
특징으로 하는 액정표시장치의 제조방법.


【청구항 11】

제 7 항에 있어서,


상기 각 스토리지전극이 연결되도록 보조 스토리지전극이 형성되는 단계를
더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.

【도면】


【도 1】




【도 2】




【도 3a】




【도 3b】




【도 3c】




【도 3d】




【도 3e】




【도 4】




【도 5】




【도 6a】




【도 6b】




【도 6c】




【도 6d】




【도 7】




【도 8】




【도 9】




【도 10】




【도 11】




【도 12】




【도 13】




【도 14】




【도 15】




【도 16】




【도 17】




【도 18】




【도 19】



【도 20】



【도 21】



【도 22】

